3. 4. 2 RTLのモデルは使えないのですか
SystemC は 現在のところ VerilogやVHDLのRTL記述との混合シミュレーションが利用出来ません。 そのため、VerilogやVHDLのRTL記述をSystemCのRTLに変換する必要があります。
SystemC は 現在のところ VerilogやVHDLのRTL記述との混合シミュレーションが利用出来ません。 そのため、VerilogやVHDLのRTL記述をSystemCのRTLに変換する必要があります。
