3 高速協調検証システム
高速協調検証システムは、従来のISS (Instruction Set Simulator) がソフトウェアのデバッグには耐えられないほど遅い、という状況を打破するために開発された、ソフトウェア・ハードウェアの協調検証を高速化するためのソフトウェアです。
3 高速協調検証システム
TOP >
3 高速協調検証システム
- 3. 1 位置付け
- 3. 2 インストール
- 3. 3 高速協調検証システムの仕組みを覗いてみよう
- 3. 4 ハードウェアのモデル
- 3. 4. 1 トランザクションレべルでモデルを書きましょう
- 3. 4. 2 RTLのモデルは使えないのですか
- 3. 4. 3 RTLモデルを高速化するための抽象化の方法を知りたいのですが
- 3. 4. 3 RTLモデルを高速化するための抽象化の方法を知りたいのですが
- 3. 4. 3. 1 実行制御方式の変更 (クロック同期 → イべント駆動)
- 3. 4. 3. 10 実行時間の調整
- 3. 4. 3. 10 実行時間の調整
- 3. 4. 3. 11 実行時間調整中の割込
- 3. 4. 3. 2 Address Decoder 部分
- 3. 4. 3. 3 SDRAM Controller 部分
- 3. 4. 3. 4 Clock Generator (クロック発生器)
- 3. 4. 3. 5 ブロック構成の変更
- 3. 4. 3. 6 実装構成の変更
- 3. 4. 3. 7 データ転送手順の変更
- 3. 4. 3. 8 付加回路の削除
- 3. 4. 3. 9 データ型の変更
- 3. 4. 4 TLM に書直したことによるコード量と実行時間の変化
- 3. 5 RTOS
- 3. 6 アプリケーション
- 3. 7 プロセッサ
- 3. 8 例題による実証実験
- 3. 9 高速協調検証システムの記述スタイル
TOP >
3 高速協調検証システム
