- Virtex-5 LX50T FPGAを用いたPCIe コントローラ
- 8レーンPCIe (GTPを使用)
- Virtex-5 LXT によりレーン当たり2.5Gb/秒(GEN1)
- 2008年中にレーン当たり5.0Gb/秒を計画
- PCIeコントローラは複数のオプション
- ユーザ提供による（ASICやSOCのプロトタイピング）
- 固定の target/master (ボードとともに出荷)
- 専用のFlash, CompactFlash, あるいはUSBによるコンフィギュレーション
- 1ないし2個のVirtex-5 FPGA
- XC5VLX110, XC5VLX220, あるいは XC5VLX330 (FF1760)
- ユーザ・アプリケーションのために100%のFPGAリソースが利用可能
- LX330 2個の場合はほぼ4百万ASICゲート
- LX50Tではさらに276Kゲート可能
- LX330x2 と LX50Tx1 でFFは443,520個
- FPGA間の配線はシングル・エンドあるいはLVDS
- チップ間は450MHz LVDS (900mbps DDR)
- ISERDES/OSERDESのリファレンスデザインを提供
- LVDS 1ペア当たり10のピン・マルチプレクシング可能
- 論理の分割を大幅に単純化
- LVDS用にソース同期クロック
- メインバス（MB）は信号数36
- Single-ended
- Virtex-5 FPGAとSpartanコンフィギュレーションFPGAの両方に接続
- BのFPGAにはDDR2 SODIMM (200 MHz)
- 64ビットのデータ幅、200MHzの動作
- 標準PC2-3200/PC2-4200
- 各ソケットで4GBまでのアドレスと電源をサポート
- DDR2のVerilog/VHDLリファレンス・デザインを提供（無償）
- DDR2 SODIMM のデータ転送レートは 25.6GB/秒
- ピン互換ドータカードも提供可能（当社までお問い合わせください）
- QDR SSRAM, FLASH, SSRAM, RLDRAM, Mictor, DDR3, 配線
- 3本のボードレベル・グローバル・クロック・ネットワーク(GCLK0, GCLK1, GCLK2）
- 個々のネットワークは独立したプログラマブルシンセサイザ(Si5326)
- CompactFlash, USB あるいはPCIeでユーザがコンフィギュレーション可能
- グローバル・クロック・ネットワークはディファレンシャル・バランス配線
- ドータ・カードによって柔軟にカスタマイズ
- 400ピンのMeg-Arrayコネクタ x2 (FCI)
- LX330の場合93のLVDSペア+クロック（あるいは186のシングルエンド）
- LVDSではすべての信号で450MHZ以上
- 信号電圧はドータカードによって設定
- パワー・レイル (fused) の供給
- +12V (最大24W)
- +5V (最大10W)
- +3.3V (最大10W)
- ISERDES/OSERDESおよびLVDS (最大10x)を利用してドータ・カードとの間でピン・マルチプレクシングが可能
- DNMEGG_InterconによってMEG-ArrayコネクタからFPGA間を配線可能 DNMEG_Intercon
- FPGAのコンフィギュレーションは高速かつ簡単
- CompactFlash, PCI, あるいは USB, JTAG
- コンフィギュレーション・ファイルの正常性チェック
- 高速な configuration readback
- JTAGインタフェースを通じてエンベデッド・ロジック・アナライザはフル・サポート
- Auspy分割ツールのための配線モデル
- 40ステータスLED
- Lopper Mothを混乱させるに十分な明るさ
- Now 100% RoHS!
- DNMEG_cPDCIeによってcPCIe ブリッジをエミュレート
- DN9002K10PCIe-8T Product Brief - PDF[LO - 506KB]
- DN9002K10PCIe-8T Block Diagram - [PDF - 508KB]
- DN9002K10PCIe-8T Errata - [PDF - 46KB]
- MEG Array Daughter Card Interface Description [PDF - 660KB]
- Daughter Card Compatibility Guide [PDF - 63KB]
- Dini Group Mainbus Specification [PDF - 167KB]
- Dini Group USB Specification [ZIP - 180KB]
- Downloads Page
DN9002K10PCIe-8T
Xilinx Virtex-5 Based ASIC Prototyping Engine
Overview
The DN9002k10PCIe-8T is a complete logic emulation system that enables ASIC or IP designers a vehicle to
prototype logic and memory designs for a fraction of the cost of existing solutions. The DN9002k10PCIe-8T is
hosted in an 8-lane PCIe slot or can be used stand-alone and configured via USB or Compact FLASH. A single
DN9002k10PCIe-8T configured with 2 Xilinx Virtex-5, XC5VLX330s can emulate up to 4 million gates of logic
as measured by LSI (or at least how LSI used to measure ASIC gates when they manufactured ASICs). This
number does not include the embedded memories and multipliers resident in each FPGA, all of which are 100%
available to user application. The DN9002k10PCIe-8T achieves high gate density and allows for fast target clock
frequencies by utilizing FPGA's from Xilinx's Virtex-5 FPGA family for logic and memory. All FPGA resources
are available for the target application. Any subset of FPGAs can be stuffed.
Dedicated Virtex-5T FPGA for PCIe controller
A Xilinx Virtex-5 LX50T FPGA is used to host the PCI Express controller. We ship a full function, fixed, 8-lane
master/target with the product, along with drivers and 'C.source for several operating systems. The user can use
this FPGA for emulating his/her own controller or third-party IP.
Virtex-5 FPGAs from Xilinx
The DN9002k10 uses high I/O-count, 1760-pin, flip-chip BGA packages. Abundant fixed interconnects (either
differential or single-ended) are provided between the FPGA's. All pins of all banks of both FPGA are utilized.
FPGA to FPGA busses are routed and tested LVDS, run at 450MHz+ but can be used single-ended at a reduced
speed. Example designs utilizing the integrated ISERDES/OSERDES with DDR for pin multiplexing are included.
A 36-pin main bus (MB) is connected to both FPGAs including the Spartan configuration FPGA, allowing for data
movement via USB.
Daughter cards
Two separate 400-pin FCI MEG-Array connectors allow for customization with daughter cards. Signals to/from
these cards are routed differentially, and can run at the limit of the FPGA: 450MHz. Clocks, and resets along with
abundant power are included in each connector. The two MEG-Array connectors can be converted to FPGA to
FPGA interconnect with a DNMEG_Intercon.
Memory
A single DDR2 SODIMM socket is stuffed and is connected to FPGA B. The socket is tested to 250MHz with a
DDR2 SODIMM. Standard, off-the-shelf DDR2 memory SODIMMs (PC2-4200) work nicely and we can
provide these for a small charge. We have developed alternative SODIMMs that can be stuffed into these positions.
Consult the factory for more details, but the list includes Flash, SSRAM, QDR SSRAM, mictors, DDR3,
interconnect, and others.
Easy Configuration Via CompactFlash or USB
The configuration bit files for the FPGA's are copied onto a Compact FLASH card (provided) and an on-board
Cypress microprocessor controls the FPGA configuration process. FPGA configuration can also be controlled via
the USB interface. Visibility into the configuration process is enhanced with an RS232 port. Sanity checks are
performed automatically on the configuration bit files, streamlining the configuration process. Multiple LED's provide instant status and operational
feedback.
As always, reference material such as DDR SDRAM controller included (in Verilog, VHDL) at no additional cost.
Specs of FPGAs Avaliable on the DN9002K10PCIe-8T
