- 2から6個のXilinx Virtex-5 FPGAによるPCI Express (8 レーン)のロジック・プロトタイピング・システム
- XC5VLX330-1,-2 (FF1760)
- PCIeインタフェースとコントローラにはXilinx Virtex-5T
- LX50Tでは PCIe GEN1 rev 1.1
- 2008年中に PCIe GEN2 がリリース
- ユーザ・アプリケーションのために100%のFPGAリソースが利用可能
- 最大（LX330 6個）でほぼ12百万ASICゲート
- FPGA間の配線はシングル・エンドあるいはLVDS
- チップ間は450MHz LVDS (900MB/s)
- シングルエンドでの使用は多少スピードが落ちる（～225MHz）
- ISERDES/OSERDESのリファレンスデザインを提供
- LVDS 1ペア当たり10のピン・マルチプレクシング可能
- 論理の分割を大幅に単純化
- ソース同期クロック
- メインバス（MB）はすべてのFPGAに接続（信号数164）、シングル・エンド
- Single-ended
- パーティショニングの支援のためにAuspyのモデルを提供
- 6個の独立した DDR2 SODIMM (200MHz)
- 図のA, B, F, DのFPGAは1つのSODIMM
- CのFPGAには2つのSODIMM
- 64ビットのデータ幅、250MHzの動作
- PC2-4200同等かそれ以上
- 各ソケットで4GBまでのアドレスと電源をサポート
- DDR2のVerilog/VHDLリファレンス・デザインを提供（無償）
- DDR2 SODIMM のデータ転送レートは 32GB/秒
- ピン互換ドータカードも提供可能（当社までお問い合わせください）
- SRAM: QDR ASYNC, STD, or PSRAM FLASH DRAM: SDR, DDR1
- 8本の独立したスキューの小さいグローバル・クロック・ネットワーク
- G0, G1, G2, M48, EXT0, EXT1, FBB, FBE
- G0, G1, G2は3つの高精細なユーザプログラマブルなシンセサイザを配置
- CompactFlash, USB あるいは PCIe でユーザがコンフィギュレーション可能
- グローバル・クロック・ネットワークはディファレンシャル・バランス配線
- 3 本の独立したシングル・ステップ・クロック
- 最大で3本までの独立した外部クロック入力（シングルエンドあるいはディファレンシャル）をロー・スキューのグローバル・ネットワークに入力可能
- ドータ・カードによって柔軟にカスタマイズ
- ドータ・カードは3カ所: FPGA D, E, F
- 400ピンのMeg-Arrayコネクタ (FCI)
- 93のLVDSペア+クロック（あるいは186のシングルエンド）
- ソース同期のLVDSではすべての信号で450MHZ以上
- 信号電圧はドータカードによって設定 (1.2V から 3.3V)
- Reset
- パワー・レイル (fused) の供給
- +12V (最大24W), +5V (最大10W), +3.3V (最大10W)
- ISERDES/OSERDESおよびLVDS (最大10x)を利用してドータ・カードとの間でピン・マルチプレクシングが可能
- FPGAのコンフィギュレーションは高速かつ簡単
- CompactFlash, USB, PCIe あるいは JTAG
- コンフィギュレーション・エラー・リポート
- 高速な configuration readback
- エンベッデド・マイクロプロセッサのデバッグのためにRS232ポート
- 独立した2本のシグナル・バスを通じてすべてのFPGAからアクセス可能
- JTAGインタフェースを通じてエンベデッド・ロジック・アナライザはフル・サポート
- ChipScope, ChipScope Pro
- 90ステータスLED: マンボウの習慣を惑わすほどの豊富な明るさ
DN9000K10PCIe-8T
Xilinx Virtex-5 Based ASIC Prototyping Engine
Overview
The DN9000k10PCIe-8T is a complete logic emulation system that enables ASIC or IP
designers a vehicle to prototype PCIe-based logic and memory designs for a fraction of the cost
of existing solutions. The DN9000k10PCIe-8T is hosted in an 8-lane PCIe bus, but can be used
stand-alone and configured via USB and/or Compact FLASH. A single DN9000k10PCIe-8T
configured with 6 Xilinx Virtex-5, XC5VLX330's can emulate up to 12 million gates of logic as
measured by LSI (or at least how LSI used to measure ASIC gates when they manufactured
ASIC's). This number does not include the embedded memories and multipliers resident in each
FPGA, all of which are 100% available to the user application. The DN9000k10PCIe-8T
achieves high gate density and allows for fast target clock frequencies by utilizing the largest
FPGA from Xilinx's Virtex-5 FPGA family for logic and memory. All FPGA resources are
available for the target application. Any subset of FPGA's can be stuffed along with any
combination of speed grades.
Dedicated Virtex-5T FPGA for PCIe, 8-lane controller
A Xilinx Virtex-5 LX50T FPGA is used to host the PCI Express controller. We ship a full
function, fixed, 8-lane master/target with the product, along with drivers and ‘C’source for
several operating systems. The user can use this FPGA for emulating his/her own controller or
third-party IP.
Virtex-5 FPGAs from Xilinx
The DN9000k10PCIe-8T uses high I/O-count, 1760-pin, flip-chip BGA packages. Abundant
fixed interconnects (either differential or single-ended) are provided between the FPGA's. All
pins of all banks of both FPGA are utilized. FPGA to FPGA busses are routed and tested LVDS,
run at 450MHz+ (which is 900 Mb/s if used in DDR mode). Single-ended at the reduced speed
of 225MHz is characterized and tested. Example designs utilizing the integrated
ISERDES/OSERDES with DDR for pin multiplexing are included. A 182-pin main bus (MB) is
connected to all FPGAs including the Spartan configuration FPGA, allowing for data movement
via USB.
Daughter cards
Three separate 400-pin FCI MEG-Array connectors allow for customization with daughter cards.
Signals to/from these cards are routed differentially and can run at the limit of the FPGA:
450MHz. Clocks, resets, and presence detection, along with abundant power are included in each
connector. Two adjacent MEG-Array connectors can be converted to FPGA to FPGA
interconnect with a DNMEG_Intercon.
Memory
Six separate DDR2 SODIMM sockets are stuffed and have connections to FPGA's A, B, D, F,
and C (two separate sets). Each socket is tested to 250MHz with a DDR2 SODIMM. Standard,
off-the-shelf DDR2 memory DIMM's (PC2-4200 or better) work nicely and we can provide
these for a small charge. We have developed alternative SODIMM's that can be stuffed into
these positions. Consult the factory for more details, but the list includes FLASH, SSRAM, QDR
SSRAM, mictors, USB PHYs, DDR3, and others.
Easy Configuration via Compact FLASH, PCIe or USB
The configuration bit files for the FPGA's are copied onto a Compact FLASH card (provided)
and an on-board Cypress microprocessor controls the FPGA configuration process. FPGA
configuration can also be controlled via the USB interface or downloaded via PCIe. Visibility
into the configuration process is enhanced with an RS232 port. Sanity checks are performed
automatically on the configuration bit files, streamlining the configuration process. FPGA configuration occurs over the highest-speed parallel SelectMap interface. Multiple
LED's provide instant status and operational feedback. As always, reference material such as a
DDR2 SDRAM controller is included (in Verilog, VHDL) at no additional cost.
Status LED's, Debug
Although no animal testing was performed, sophisticated statistical models are showing that the
90 status LED's is enough to disturb the circadian cycle of an elderly Sun fish (DCCSF). Please
don't try this at home ・the fish tend to get quite testy when their sleep cycles are altered. These
LED's are user controllable from the FPGA's so can be used as visual feedback in addition to
irritating large, bizarre fish. A JTAG connector provides an interface to Chipscope and other
third party debug tools. Other FPGA debug solutions will be available later in ・7.
Specs of FPGAs Avaliable on the DN9000K10PCIe-8T
