Link to the block diagram showing interconnect with LX110/LX220 installed
- 2から6個のXilinx Virtex-5によるPCI-ホストのロジック・プロトタイピング・システム
- XC5VLX110, XC5VlX220, XC5VLX330 (FF1760)
- ユーザ・アプリケーションのために100%のFPGAリソースが利用可能
- 最大（LX330 6個）で12百万ASICゲート
- チップ間は450Mhz LVDS (900Mbs)
- ISERDES/OSERDESのリファレンスデザインを提供
- LVDS 1ペア当たり10のピン・マルチプレクシング可能
- LVDS 1ペア当たり10のピン・マルチプレクシング可能
- 論理の分割を大幅に単純化
- ソース同期クロック
- チップ間は450Mhz LVDS (900Mbs)
- メインバス（MB）はすべてのFPGAに接続（信号数169）
- シングル・エンド
- 自動分割のために Auspy用モデルを提供
- シングル・エンド
- 6個の独立した DDR2 SODIMMコネクタ (200MHz)
- 図のA, B, F, DのFPGAは1つのSODIMM
- CのFPGAには2つのSODIMM
- 64ビットのデータ幅、200MHzの動作
- PC2-3200/PC2-4200
- 各ソケットで4GBまでのアドレスと電源をサポート
- DDR2のVerilog/VHDLリファレンス・デザインを提供（無償）
- DDR2 SODIMM のデータ転送レートは 25.6GB/秒
- ピン互換ドーターカードも提供可能（当社までお問い合わせください）
- Click here to see the compatibility chart for DNSODM products
- QDR SSRAM, FLASH, SSRAM, RLDRAM, Mictor
- 図のA, B, F, DのFPGAは1つのSODIMM
- 7本のボードレベル・グローバル・クロック・ネットワーク(GCLK0, GCLK1, GCLK2）
- 3本は独立してプログラマブル可能
- CompactFlash あるいは USB でユーザがコンフィギュレーション
- CompactFlash あるいは USB でユーザがコンフィギュレーション
- グローバル・クロック・ネットワークはディファレンシャル、バランス配線
- 2本はシングル・ステップのクロック
- 3本は独立してプログラマブル可能
- 3本は外部のディファレンシャル・クロック入力
- ドータ・カードによって柔軟にカスタマイズ可能
- 400ピンのMeg-Arrayコネクタ x3 (FCI)
- FPGAのD, E, F
- 93のLVDSペア+クロック（あるいは186のシングルエンド）
- FPGAのD, E, F
- LVDSではすべての信号で450MHZ以上
- 信号電圧はドータカードによって設定
- リセット
- パワー・レイル (fused) の供給
- +12V (最大24W), +5V (最大10W), +3.3V (最大10W)
- +12V (最大24W), +5V (最大10W), +3.3V (最大10W)
- ISERDES/OSERDESおよびLVDS (最大10x)を利用してドータ・カードとの間でピン・マルチプレクシングが可能
- 400ピンのMeg-Arrayコネクタ x3 (FCI)
- FPGAのコンフィギュレーションは高速かつ簡単
- CompactFlash, PCI, あるいは USB, JTAG
- コンフィギュレーション・ファイルの正常性チェック
- 高速な configuration readback
- CompactFlash, PCI, あるいは USB, JTAG
- エンベッデド・マイクロプロセッサのデバッグのためにRS232ポート
- すべてのFPGAからアクセス可能
- すべてのFPGAからアクセス可能
- JTAGインタフェースを通じてエンベデッド・ロジック・アナライザはフル・サポート
- カバの大群の目をくらませるほど十分なステータスLED
- Convert MEG Array expansion connectors to interconnect with the DNMEG_Intercon. Add 186 single-ended OR 93 pairs LVDS:
- (FPGA D to E) OR (FPGA E to F)
- Now 100% RoHS!
- DN9000K10PCI Press Release - [PDF - 104KB] [DOC - 186KB]
- DN9000K10PCI Product Brief - PDF[HI - 12.1MB|LO - 781KB]
- DN9000K10PCI Block Diagram - PDF[LX330 - 315KB|LX220 - 310KB]
- DN9000K10PCI User Manual - [PDF - 6.91MB]
- DN9000K10PCI FPGA Selection - [XLS - 9KB] [PDF - 42KB]
- DN9000K10PCI Dimensions - [PDF - 48KB]
- DN9000K10PCI Errata - [PDF - 46KB]
- MEG Array Daughter Card Interface Description [PDF - 660KB]
- Daughter Card Compatibility Guide [PDF - 63KB]
- QL5064_INTERFACE Module Description and Usage [PDF - 357KB]
- Dini Group Mainbus Specification [PDF - 167KB]
- Dini Group USB Specification [ZIP - 180KB]
- Downloads Page
DN9000K10PCI
Xilinx Virtex-5 Based ASIC Prototyping Engine
Overview
The DN9000k10PCI is a complete logic emulation system that enables ASIC or IP designers a vehicle to prototype logic and memory designs for a fraction of the cost of existing solutions. The DN9000k10PCI is hosted on a 32/64-bit, 33/66MHz PCI bus, or can be used stand-alone and configured via USB. A single DN9000k10PCI configured with 6 Xilinx Virtex-5, XC5VLX330s can emulate up to 12 million gates of logic as measured by LSI (or at least how LSI used to measure ASIC gates when they manufactured ASICs). This number does not include the embedded memories and multipliers resident in each FPGA, all of which are 100% available to user application. The DN9000k10PCI achieves high gate density and allows for fast target clock frequencies by utilizing FPGA's from Xilinx's Virtex-5 FPGA family for logic and memory. All FPGA resources are available for the target application. Any subset of FPGAs can be stuffed.
Virtex-5 FPGAs from Xilinx
The DN9000k10 uses high I/O-count, 1760-pin, flip-chip BGA packages. Abundant fixed interconnects (either differential or single-ended) are provided between the FPGA's. All pins of all banks of each FPGA are utilized. FPGA to FPGA busses are routed and tested LVDS, run at 400MHz+ but can be used single-ended at a reduced speed. Example designs utilizing the integrated ISERDES/OSERDES with DDR for pin multiplexing are included. A 169-pin main bus (MB) is connected to all FPGAs including the Spartan configuration FPGA.
Daughter cards
Three separate 400-pin FCI MEG-Array connectors allow for customization with daughter cards. Signals to/from these cards are routed differentially, and can run at the limit of the FPGA: 400MHz. Clocks, resets, and presence detection, along with abundant power are included in each connector.
Memory
Six separate DDR2 SODIMM sockets are stuffed and have connections to FPGAs A, B, D, F, and C (two separate sets). Each socket is tested to 200MHz with a DDR2 SODIMM. Standard, off-the-shelf DDR2 memory DIMMs (PC2-3200/PC2-4200) work nicely and we can provide these for a small charge. We have developed alternative SODIMMs that can be stuffed into these positions. Consult the factory for more details, but the list includes Flash, SSRAM, QDR SSRAM, mictors, PC100, and PC2700.
Easy Configuration Via Compact Flash or USB
The configuration bit files for the FPGA's are copied onto a Compact Flash card (provided) and an on-board Cypress microprocessor controls the FPGA configuration process. FPGA configuration can also be controlled via the USB interface. Visibility into the configuration process is enhanced with an RS232 port. Sanity checks are performed automatically on the configuration bit files, streamlining the configuration process. FPGA configuration occurs over the highest-speed parallel SelectMap interface. Multiple LED's provide instant status and operational feedback.
As always, reference material such as DDR SDRAM controller included (in Verilog, VHDL) at no additional cost.
Specs of FPGAs Avaliable on the DN9000K10
