- 最大3個のXilinx Virtex-4によるPCIe-ホストのロジック・プロトタイピング・システム
- 2個はLXファミリでFPGA AとFPGA B (FF1513)
- 4VLX100-10,-11,-12
- 4VLX160-10,-11,-12
- 4VLX200-10,-11
- 1個はFXファミリでFPGA C (FF1152)
- 4VFX40-10,-11,-12
- 4VFX60-10,-11,-12
- 4VFX100-10,-11,-12
- ユーザ・アプリケーションのために100%のFPGAリソースが利用可能
- ほぼ3.7百万ASICゲート
- すべてのFPGA間の配線はLVDSディファレンシャル
- チップ間は700MHzディファレンシャル
- ISERDES/OSERDESのリファレンスデザイン
- LVDS 1ペア当たり10のピン・マルチプレクシング
- FPGA AからFPBA Bへの配線：1,800 シグナル以上
- 大幅に単純化された論理の分割
- 自動分割のためのAuspyモデル
- 5つの独立したプログラマブルなクロック・シンセサイザー(ICS8442)
- 3本のグローバル・クロック (ACLK, BCLK, DCLK)
- 2本はRocket I/O専用機能向け
- SmartMedia, PCI もしくは USB によりユーザ・コンフィギャラブル
- Dedicated 64-bit/66MHz PCI Bridge - QL5064
- PCIe PHY Philips PX1011AD
- PCIeのためにFPGAのリソースは使用しない
- プログラマブルなターゲット・プリフェッチとライト・ポスティング
- ゼロ・ウェイト・ステート・マスターとターゲット・バスティング
- 5本の独立したマスターDMAチャネル
- 2 -- トランスミット
- 2 -- レシーブ
- 1 -- シングル PCI アクセス (SPCI)
- DMA チェイニング/スキャッター ギャザー、メールボックス
- 2つの独立したDDR2 SODIMM (200MHz)
- FPBA B (LX) と FPGA C (FX) に接続
- 64ビットのデータ幅、200MHzの動作
- PC2-3200/PC2-4200
- 各ソケットで4GBまでのアドレスと電源をサポート
- Verilog/VHDLリファレンス・デザインを提供（無償）
- DDR2 SODIMMデータ転送レート: 25.6Gb/s
- 2本の独立したDDR2 SODIMM (200MHz)
- FPBA B (LX) と FPGA C (FX) に接続
- 64ビットのデータ幅、200MHzの動作
- PC2-3200/PC2-4200
- DDR2 SODIMMデータ転送レート: 25.6Gb/s
- 各ソケットで4GBまでのアドレスと電源をサポート
- Verilog/VHDLリファレンス・デザインを提供（無償）
- PCI, USB2.0 もしくはSmartMedia経由で先端のFPGAコンフィギュレーション
- すべてのFPGAについて、パーシャル・リコンフィギュレーションをサポート
- ギガビット・シリアル I/O インタフェース
- 2個の10G, スモール・フォーム・ファクターXFP (SFP) モジュール
- 10Gb/sで4チャネルのロケットI/Oへのオフボード・ケーブル用SMAコネクタ
- 10チャネルのロケットI/Oへのオフボード・ケーブル用Samtecケーブル
- SFP/XFP/SMAコネクタによりエンベデッド・イーサネットMAC(FX)を使用可能
- すべてのロケットIOチャネルに対して8b/10bもしくは64b/66bエンコーディング
- FPGA C (FX) に2つのパワーPC 405コア
- PCI, USB2.0 もしくはSmartMedia経由で先端のFPGAコンフィギュレーション
- すべてのFPGAについて、パーシャル・リコンフィギュレーションをサポート
- パワーPC/uPの観測/デバッグのためのRS232ポート
- SpartanIIコンフィギュレーションFPGAを通じてマルチプレックス
- カスタム・ドータ・カード
- DN3k10SD観測用ドータ・カード
- DNPMC104エンベデッド・システム・ボード・キャりア
- シングルエンドあるいはLVDS, +2.5/3.3V対応
- Product Brief [PDF - 6.12MB]
- Block Diagram [PDF - 283KB]
- User's Manual (Version 1.0a)- [PDF - 1.93MB]
- Appendix - Clocks [XLS - 67.5KB]
- Appendix - Pin Summary [XLS - 113KB]
- MEG Array Daughter Card Interface Description [PDF - 660KB]
- Daughter Card Compatibility Guide [PDF - 63KB]
- QL5064_INTERFACE Module Description and Usage [PDF - 357KB]
- Dini Group Mainbus Specification [PDF - 167KB]
- Dini Group USB Specification [ZIP - 180KB]
- Downloads Page
- SODIMM Connection Summary [XLS - 77KB]
- NXP PX1011A PCIe x1 PHY single-lane transceiver
DN8000K10PCIe-1
Virtex4 Based
ASIC Prototyping Engine
The DN8000K10PCIe-1 is a complete logic emulation system that enables ASIC or IP designers a vehicle to
prototype logic and memory designs for a fraction of the cost of existing solutions. The DN8000K10PCIe-1 is
hosted in a 1-lane PCI Express slot or can be used stand-alone. The user must supply the PCIe controller in FPGA
A. The NXP PX1011A performs the PCI Express Phy function, freeing up all FX rocketI/O's for other
applications. A single DN8000K10PCIe-1 configured with 2 4VLX200's and a single 4VFX100 can emulate up to
3.7 million gates of logic as measured by LSI. And this number does not include the embedded memories and
multipliers/ALU's resident in each FPGA. The DN8000K10PCIe-1 achieves high gate density and allows for fast
target clock frequencies by utilizing FPGA's from Xilinx's Virtex-4 LX/FX families for logic and memory. High
I/O-count, 1513-pin, flip-chip BGA packages (for LX) and 1152-pin BGA's (for FX) are employed, providing for
abundant, fixed interconnect between the FPGA's. All FPGA interconnect is single-ended or differential, with
differential clocked at 350MHz+. In addition, the OSERDES/ISERDES functionality is thoroughly tested and
characterized, allowing for 10x pin multiplying on differential pairs between FPGA's and dramatically easing the
partitioning problem. Two DDR2 SDRAM SODIMM sockets are provided, allowing for up to 8GB of DDR2
memory. Each socket is tested at 200MHz, and reference designs are provided. Alternate pin-compatible
SODIMMs are available that contain FLASH, RLDRAM, SSRAM, QDR SSRAM, or Mictor connectors. A total
of 304+ test pins are provided on the top of the PWB via two 200-pin expansion headers. These expansion headers
can also be used for logic analyzer-based debugging or for pattern generator stimulus. The DNPMC104 card can
be mounted to any of these connectors, enabling an interface to A/D's, D/A's, and a host of other embedded system
peripherals. Also, custom daughter cards can be mounted to these connectors as a means to interface the
DN8000K10PCIe-1 to application-specific circuits. Two XFP modules can be used to support OC-192/STM-64, 10
Gigabit Ethernet, 10 Gigabit Fibre Channel, and G.709 data streams and can be connected to routers, switches and
network cards. Reference material such as DDR2 SDRAM controllers and PowerPC code is included (in Verilog,
VHDL, C) at no additional cost.
Specs of FPGAs Avaliable on the DN8000K10PCIe-1
